با عنوان : مطالعه ترانزیستورهای SOI MOSFET دو گیتی با اتصال شاتکی به عنوان سورس و درین

شما می توانید تکه های دیگری از این مطلب را در شماره بندی انتهای صفحه بخوانید              

در ادامه مطلب می توانید تکه هایی از ابتدای این پایان نامه را بخوانید

و در صورت نیاز به متن کامل آن می توانید از لینک پرداخت و دانلود آنی برای خرید این پایان نامه اقدام نمائید.

دانشگاه آزاد اسلامی

واحد تهران جنوب

دانشکده تحصیلات تکمیلی

پایان نامه برای دریافت درجه کارشناسی ارشد

مهندسی برق – الکترونیک

عنوان:

مطالعه ترانزیستورهای SOI MOSFET دو گیتی با اتصال شاتکی به عنوان سورس و درین

برای رعایت حریم خصوصی اسامی استاد راهنما،استاد مشاور و نگارنده درج نمی گردد

تکه هایی از متن به عنوان نمونه :

(ممکن می باشد هنگام انتقال از فایل اصلی به داخل سایت بعضی متون به هم بریزد یا بعضی نمادها و اشکال درج نشود اما در فایل دانلودی همه چیز مرتب و کامل می باشد)

چکیده

نسل جدید ترانزیستورهای SOI MOSFET دو گیتی با سورس / درین آلاییده شده در مقایسه با افزاره SOI MOSFET تک گیتی مزایایی به ارمغان آورده می باشد که از آن جمله می توان به کاهش آثار کانال کوتاه نظیر DIBL، کاهش جریان نشتی، افزایش هدایت انتقالی و افزایش نسبت Ion/Ioff تصریح نمود. با کاهش ضخامت بدنه جریان نشتی کاهش می یابد اما در عین حال مقاومت های پارازیتی سورس و درین افزایش و قابلیت حرکت حامل ها کاهش پیدا می کند.

ترانزیستور دو گیتی با سورس و درین فلزی به عنوان ساختاری که این مشکل را مرتفع می کند در این پروژه مورد مطالعه قرار گرفته می باشد. این افزاره را می توان هم در حالت انباشتگی و هم در حالت وارونگی به کار گرفت. تونل زنی از سد شاتکی موجود در فصل مشترک سورس / درین با کانال، ساز و کار اصلی جریان در این افزاره می باشد. کاهش ضخامت بدنه موجب بهبود عملکرد این افزاره می گردد. این افزاره دارای جریان حالت روشن کمتری نسبت به ساختار متناظر با سورس / درین آلاییده شده می باشد. با کاهش ارتفاع سد شاتکی در سورس و درین، جریان حالت روشن در این افزاره بهبود می یابد. جریان نشتی درین القا شده از گیت GIDL در این افزاره موجب افزایش جریان حالت خاموش و محدودیت عملکرد این افزاره در مقایسه با افزاره دو گیتی با سورس / درین آلاییده شده می گردد. جهت رفع این مشکل روشی تحت عنوان بهره گیری از سد شاتکی نامتقارن در سورس و درین پیشنهاد شده می باشد به طوری که ارتفاع سد شاتکی در درین کوچکتر از ارتفاع سد شاتکی در طرف سورس می باشد. با بهره گیری از سد شاتکی نامتقارن و نیز کاهش ضخامت بدنه عملکرد این افزاره نسبت به افزاره متناظر با سورس / درین آلاییده شده بهبود می یابد.

مقدمه

با ساخت اولین ترانزیستور در سال 1947 میلادی، صنعت الکترونیک وارد مرحله جدیدی گردید. این فناوری در کمتر از 50 سال مرزهای میکرون را در نوردید و با عرضه تراشه ریزپردازنده Pentium4 توسط شرکت Intel با دقت ابعادی در حد دهم میکرون، عملاً عصر نانو الکترونیک آغاز گردید. کاهش ابعاد ترانزیستورها از چند جنبه قابل مطالعه می باشد:

افزایش سرعت یکی از مهمترین مزایای کاهش ابعاد ترانزیستورها می باشد. افزایش سرعت مدارهای مجتمع قابلیت انجام محاسبات پیچیده تر در زمان های کمتر را به وجود می آورد. ویژگی دیگری که در ساخت تراشه های مدار مجتمع مورد توجه می باشد کاهش ولتاژ و توان الکتریکی مورد نیاز مدارهای مجتمع می باشد. امروزه کوچک بودن و قابل حمل بودن در بسیاری از سیستم های الکترونیکی مورد توجه می باشد. تراشه های مدار مجتمع با سطح ولتاژ و جریان پایین کاربردهای وسیعی یافته اند. کاهش ابعاد ترانزیستورها موجب افزایش بازدهی و کاهش قیمت تمام شده افزاره های نیمه هادی گردیده می باشد.

طریقه کاهش ابعاد ترانزیستورها در ابعاد نانو خود مشکلاتی را پدید آورده می باشد. این معضلات به آثار کانال کوتاه معروفند و معمولاً موجب ضعف عملکرد و افزایش توان تلفاتی در این افزاره ها می گردند. در این پروژه اصول و عملکرد یک ترانزیستور اثر میدانی دو گیتی با سورس و درین فلزی مورد مطالعه و شبیه سازی قرار گرفته می باشد. براساس نتایج به دست آمده، به نظر می رسد این افزاره می تواند گزینه مناسبی برای کاربرد در ابعاد نانو محسوب گردد.

تعداد صفحه : 111

قیمت : شش هزار تومان

 

***

—-

پشتیبانی سایت :       

شما می توانید مطالب مشابه این مطلب را با جستجو در همین سایت بخوانید                     

———-          serderehi@gmail.com

 

دیدگاهتان را بنویسید